

5-разрядный программируемый НЧ делитель в КМОП логике

СПЕЦИФИКАЦИЯ

1 ОСОБЕННОСТИ

- Выполнено по технологии TSMC БиКМОП 0,18 мкм
- Непрерывный диапазон коэффициентов деления (1...31)
- Низкий ток потребления
- Компактная структура
- Поддерживаемые технологии: TSMC, UMC, Global Foundries, SMIC, iHP, AMS, Vanguard, SilTerra

2 СФЕРА ПРИМЕНЕНИЯ

- Синтезатор с ФАПЧ

3 ФУНКЦИОНАЛЬНОЕ ОПИСАНИЕ

Схема состоит из асинхронного счетчика импульсов, управляющей логики и мультиплексора, позволяющего коммутировать входной сигнал на выход.

Устройство выполнено по технологии TSMC БиКМОП 0,18 мкм.

4 БЛОК-СХЕМА




Рисунок 1: Блок-схема 5-разрядного программируемого НЧ делителя

5 ОПИСАНИЕ ПОРТОВ

Название	Направление	Описание
CLKIN	I	Вход делителя
DN<4:0>	I	Цифровой код коэффициента деления
EN	I	Выключение/включение делителя
OUT	O	Выход делителя
VCC	IO	Шина напряжения питания 1,8 В
GND	IO	Шина нулевого потенциала

6 ТОПОЛОГИЧЕСКОЕ ОПИСАНИЕ

В таблице 1 приведены размеры блока программируемого делителя частоты в КМОП логике.

Таблица 1: Размеры блока

Размер	Значение	Единица измерения
Высота	30	мкм
Ширина	60	мкм




Рисунок 2: Вид топологии блока 5-разрядного программируемого НЧ делителя

1. 5-разрядный асинхронный счетчик
2. Управляющая логика
3. Мультиплексор
4. Выходной буфер
5. Охранное кольцо

7 ОСНОВНЫЕ ХАРАКТЕРИСТИКИ

7.1 ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ

Технология _____ TSMC БиКМОП 0,18 мкм
 Статус _____ верифицирован в кремнии
 Занимаемая площадь _____ 0,002 мм²

7.2 ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ

Значения электрических параметров приведены для $V_{cc} = 1,0 \div 2,2$ В и $T_j = -40 \div +85$ °С, если иное не оговорено; типовые значения при $V_{cc} = 1,8$ В и $T_j = +27$ °С.

Наименование параметра	Обозначение	Условия	Значение			Единица измерения
			мин	тип.	макс	
Напряжение питания	V_{cc}	-	1,0	1,8	2,2	В
Температура окружающей среды при эксплуатации	T_j	-	-40	+27	+85	°С
Коэффициент деления	R	-	1	-	31	-
Максимальная частота входного сигнала	$F_{IN\ MAX}$	$V_{cc} = 1,0$ В	200	-	-	МГц
		$V_{cc} = 1,4$ В	500	-	-	МГц
		$V_{cc} = 1,8$ В	800	-	-	МГц
Ток потребления	I_{cc}	$F_{IN} = 50$ МГц, $R = 5$	-	20	-	мкА
Ток потребления в режиме ожидания	I_{sb}	-	-	1,2	-	нА
Входное напряжение высокого уровня	V_{IH}	Для цифрового входа DN<4:0>	$0,9V_{cc}$	-	$1,1V_{cc}$	В
Входное напряжение низкого уровня	V_{IL}		-0,2	-	0,2	В

8 КОМПЛЕКТ ПОСТАВКИ

Комплект поставки IP блока зависит от типа лицензии и включает:

- Схемотехническое решение (schematic) или NetList
- Абстрактная модель (.lef и .lib файлы)
- Топологическое решение (layout, опционально)
- Поведенческая модель устройства (Verilog)
- Топологическая схема с экстрагированными параметрами (extracted view, опционально)
- GDSII
- DRC, LVS, antenna report
- Схемы для тестирования с сохранёнными конфигурациями (опционально)
- Документация