

Частотно-фазовый детектор в КМОП логике

СПЕЦИФИКАЦИЯ

1 ОСОБЕННОСТИ

- AMS БиКМОП 0,35 мкм
- Возможность работы с ГУН как с положительной, так и с отрицательной зависимостью частоты от управляющего напряжения
- Работа с входными частотами до 100 МГц
- Дифференциальный КМОП выход
- Дополнительный КМОП выход для детектора захвата
- Внутренняя цепь задержки возврата в исходное состояние
- Поддерживаемые технологии: TSMC, UMC, Global Foundries, SMIC, iHP, AMS, Vanguard, SilTerra

2 СФЕРА ПРИМЕНЕНИЯ

- Синтезатор с фазовой автоматической подстройкой частоты

3 ФУНКЦИОНАЛЬНОЕ ОПИСАНИЕ

Частотно-фазовый детектор (ЧФД) состоит из преобразователя уровня из дифференциального сигнала уменьшенной амплитуды в цифровой сигнал с полным размахом амплитуды (от 0 до напряжения питания) и двух D-триггеров с возвратом в исходное состояние, выполненных в КМОП логике, а также мультиплексора, позволяющего коммутировать входные сигналы на соответствующие входы.

Устройство выполнено по технологии AMS БиКМОП 0,35 мкм.

4 БЛОК-СХЕМА




Рисунок 1: Блок-схема ЧФД.

5 ОПИСАНИЕ ПОРТОВ

Название	Направление	Описание
PFD_PLR	I	Переключатель полярности входного сигнала
i10u	I	Опорный ток 20 мкА
PFD_En	I	Выключение/включение ЧФД
PFD_Ffb_p	I	Аналоговый дифференциальный вход поделённого сигнала ГУН синтезатора частоты с ФАПЧ
PFD_Ffb_n	I	
PFD_Fcmp_p	I	Аналоговый дифференциальный вход сигнала частоты сравнения синтезатора с ФАПЧ
PFD_Fcmp_n	I	
LD_Out_En	I	Выключение/включение выходов для детектора захвата
UPp	O	Цифровые выходы сигнала управления режимом увеличения управляющего напряжения ГУН
UPn	O	
DNp	O	Цифровые выходы сигнала управления режимом уменьшения управляющего напряжения ГУН
DNn	O	
LD_Up	O	Цифровые выходы сигнала увеличения управляющего напряжения ГУН и сигнала уменьшения управляющего напряжения ГУН для детектора захвата
LD_Dn	O	
vdd	IO	Шина питания
gnd	IO	Шина нулевого потенциала

6 ТОПОЛОГИЧЕСКОЕ ОПИСАНИЕ

В таблице 1 приведены размеры блока схемы накачки заряда.

Таблица 1: Размеры блока.

Размер	Значение	Единица измерения
Высота	110	МКМ
Ширина	105	МКМ




Рисунок 2: Общий вид топологии блока СНЗ

1. Преобразователь ЭСЛ сигнала в КМОП
2. Коммутатор
3. D-триггер СНЗ
4. Логика

7 ОСНОВНЫЕ ХАРАКТЕРИСТИКИ

7.1 ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ

Технология _____ AMS БиКМОП 0,35 мкм
 Статус _____ верифицирован в кремнии
 Занимаемая площадь _____ 0,012мм²

7.2 ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ

Значения электрических параметров приведены для $V_{cc} = 2,5 \div 3,6$ В и $T = -40 \div +85$ °С, если иное не оговорено; типовые значения при $V_{cc} = 2,7$ В и $T = +27$ °С.

Наименование параметра	Обозначение	Условия	Значение			Единица измерения
			мин	тип	макс	
Напряжение питания	V_{cc}	-	2,5	2,7	3,6	В
Температура окружающей среды	T	-	-40	27	85	°С
Частота входного сигнала	F_{max}	-	-	-	100	МГц
Размах входного напряжения	$A_{in\ p-p}$	На дифференциальном входе	0,3	0,4	0,8	В
Синфазная составляющая входного сигнала	$A_{in\ dc}$	$V_{cc}=2.7$ В	1,6	1,8	$V_{cc} - 0.6$	В
Время возврата в исходное состояние ЧФД	t_{rst}	-	0,9	1,9	3,3	нс
Ток потребления	I_{dd}	$V_{cc}=2.7$ В	-	0,17	0,2	мА
Ток потребления в режиме ожидания	I_{st}	$V_{cc}=2.7$ В	-	-	10	нА
Входное напряжение высокого уровня	V_{IH}	Для цифрового входа	$0,9 V_{cc}$	-	V_{cc}	В
Входное напряжение низкого уровня	V_{IL}		-0,2	0	0,2	В

8 КОМПЛЕКТ ПОСТАВКИ

Комплект поставки IP блока включает:

- Схемотехническое решение (schematic) или NetList
- Топологическое решение (layout) или «черный ящик»
- Топологическая схема с экстрагированными параметрами (extracted view, опциональный)
- GDSII
- Схемы для тестирования с сохранёнными конфигурациями (опциональный)
- Документация

СПИСОК ИЗМЕНЕНИЙ

1. От версии 1.0:
 - Раздел «Техническая характеристика» (смотрите [стр.4](#))